

# 实验报告

网安 5 班 王何佳 2023211603

王何佳

## 组合逻辑

### 实验一：8421 码和格雷码的转换

完成代码后上传“码上”进行纠错。



以上代码有错误吗

C · Q-22526 · 提问于 1 秒钟前

智能回答 · 1 互动 (0)

不知如何使用? 点此查看帮助

在行为架构中, 代码实现了格雷码的转换。对于每个输出位, 它都是输入位的一个异或操作的结果。例如 output(2)是input(1)和input(2)的异或结果。以此类推。

总的来说, 这段代码的目的是将一个4位的二进制数转换为其对应的格雷码。

✓ 我懂了 ↓ 还不明白, 展示下一

2023211603

代码有错误吗

码上

根据您提供的信息, 代码中存在一些错误。以下是修改后的代码和详细的修改意见:

```
#include <stdio.h>

int main() {
    int num1, num2, sum;

    printf("Enter two integers: ");
    scanf("%d %d", &num1, &num2);
}
```

Tasks

Compilation

Task

- Compile Design
- Analysis & Synthesis
- Fitter (Place & Route)
- Assembler (Generate program)
- Timing Analysis
- EDA Netlist Writer
- Edit Settings
- Program Device (Open Programmer)

Gray.vhd

Compilation Report - Gray

```
1 library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
3 entity Gray is
4     Port ( input : in  STD_LOGIC_VECTOR (3 downto 0);
5           output : out STD_LOGIC_VECTOR (3 downto 0));
6 end Gray;
7
8 architecture Behavioral of Gray is
9 begin
10    output(0) <= input(0);
11    output(1) <= input(0) xor input(1);
12    output(2) <= input(1) xor input(2);
13    output(3) <= input(2) xor input(3);
14 end Behavioral;
```

编译成功。

代码如下:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity Gray is
    Port ( input : in  STD_LOGIC_VECTOR (3 downto 0);
          output : out STD_LOGIC_VECTOR (3 downto 0));
end Gray;
```

## architecture Behavioral of Gray is

begin

```
output(0) <= input(0);
output(1) <= input(0) xor input(1);
output(2) <= input(1) xor input(2);
output(3) <= input(2) xor input(3);
```


end Behavioral;

代码解释：以上代码实现了从 8421 码转为格雷码。

代码的主要部分包括一个实体定义和一个行为架构。实体定义了输入和输出端口，输入是一个 4 位的 std\_logic\_vector，输出也是一个 4 位的 std\_logic\_vector。

在行为架构中，代码实现了格雷码的转换。对于每个输出位，它都是输入位的一个异或操作的结果。例如，output(1)是 input(0)和 input(1)的异或结果，output(2)是 input(1)和 input(2)的异或结果，以此类推。

波形图：



波形图中正常将输入的 8421 码转换为格雷码。

## 实验二：数值比较器

完成代码后上传“码上”进行纠错。

这段代码实现一个简单的比较器功能，用于比较两个4位的二进制数A和B。根据比较结果，它产生三个输出信号YA...

C · Q-21699 · 提问于 1分钟前

智能回答 · 1 互动 (0)

🔍 如何提问 · 点此查看帮助

🔍 知识库 · 🔍 求助

🔍 多回答对比

🔍 2023211603 提问于 1秒前


这段代码有错误吗

🔍 码上 回答于 1秒前

这段代码没有错误。

🔍 你可以尝试继续和码上聊聊...

如需修改问题请点击左侧的重新提问按钮



编译成功。

代码如下：

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity Comparator is
```

```
    Port (
```

```
        A : in std_logic_vector (3 downto 0);
```

```
        B : in std_logic_vector (3 downto 0);
```

```
        YA : out std_logic;
```

```
        YB : out std_logic;
```

```
        YC : out std_logic
```

```
    );
```

```
end Comparator;
```

```
architecture Behave of Comparator is
```

```
begin
```

```
    process(A, B)
```

```
    begin
```

```
        if A > B then
```

```
            YA <= '1';
```

```
            YB <= '0';
```

```
            YC <= '0';
```

```


        elsif A < B then
            YA <= '0';
            YB <= '1';
            YC <= '0';
        else
            YA <= '0';
            YB <= '0';
            YC <= '1';
        end if;
    end process;
end Behave;

```

end Behave;

代码解释：这段代码实现了一个简单的比较器功能，用于比较两个 4 位的二进制数 A 和 B。根据比较结果，它产生三个输出信号 YA、YB 和 YC，分别表示 A 大于 B、A 小于 B 和 A 等于 B。

波形图：



A 输入设置为 0000 开始递增 1, B 输入设置为随机数, 输出结果符合 A>B 时 YA 为高电平, A<B 时 YB 为低电平, A=B 时 YC 为高电平的要求。

## 实验三：全加器

完成代码后上传“码上”进行纠错。

这段代码有错误吗

C · Q-21701 · 提问于 1秒钟前

历史 公开提问

智能回答 · 1 互动 (0)

不知道如何使用? 点此查看帮助

1/1 约2分

这段代码是用于描述一个全加器 (Full Adder) 的VHDL (Very High-Speed Integrated Circuit Hardware Description Language) 实现。

首先, 通过entity Full\_Adder is定义了一个名为Full\_Adder的实体, 它有三个输入端口A、B和Cin, 以及两个输出端口S和Cout。这些端口都是std\_logic类型, 表示它们可以处理逻辑值 (通常为0或1)。

然后, 在architecture Behave of Full\_Adder is中, 定义了Full\_Adder的行为。这里使用了行为描述方法, 即通过描述电路的行为来定义其功能。

在行为描述中, 首先计算输出S的值。它等于输入A、B和Cin的异或 (xor) 运算结果。接着, 计算输出Cout的值。它等于输入A和B的逻辑与 (and) 运算结果与输入A和B的异或运算结果与Cin的逻辑与 (and) 运算结果。

总结一下, 这段代码实现了一个全加器的功能。它接收三个输入信号A、B和Cin, 并计算出相应的和 (S) 和进位 (Cout) 输出。

我懂了 还不明白, 展示下一步

2023211603

提问于 6秒钟前

代码有错误吗


码上

回答于 6秒钟前

代码有误。在计算Cout的逻辑表达式中, 应该使用括号来明确运算的优先级。正确的逻辑表达式应该是: (A and B) or ((A xor B) and Cin\_1)。您应该将这个逻辑表达式修改为: (A and B) or ((A xor B) and Cin\_1)。

你可以尝试继续和码上聊聊...

如需修改问题请点击左侧的重新提问按钮



编译成功

代码如下：

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity Full_Adder is
```

```
    port (
```

```
        A, B, Ci_1 : in std_logic;
```

```
        Si, Ci      : out std_logic
```

```
    );
```

```
end entity Full_Adder;
```

```
architecture Behave of Full_Adder is
```

```
begin
```

```
    Si <= A xor B xor Ci_1;
```


```
    Ci <= (A and B) or ((A xor B) and Ci_1);
```

```
end architecture Behave;
```

代码解释：“Si <= A xor B xor Ci\_1”实现了求和逻辑。Si 是 A、B 和 Ci\_1 通过异或（XOR）操作的结果。异或操作的特性是，当输入的两个位相同时输出为 0，不同则为 1。因此，这条语句计算了 A 和 B 相加的结果，再加上进位输入 Ci\_1。

Ci <= (A and B) or ((A xor B) and Ci\_1) 实现了进位输出逻辑。Ci 是两个条件的逻辑或（OR）结果。第一个条件是 A 和 B 都为 1（即它们相加产生了进位）。第二个条件是 A 和 B 不同，且 Ci\_1 为 1（即有一个进位输入，加上 A 和 B 的异或结果也产生了进位）。这确保了任何时候只要有进位产生，Ci 就会被设置为 1。

波形图：



A,B,Ci\_1 均设为随机时间间隔，观察输出波形，满足  $Si=Ai \oplus Bi \oplus Ci-1$ ， $Ci=(Ai \oplus Bi)Ci-1+ AiBi$ 。

## 实验四 3 线-8 线译码器

完成代码后上传“码上”进行纠错。

这段代码有错误吗

C · Q-21705 · 提问于 1秒钟前

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Decoder is
5     port (
6         A : in std_logic_vector(2 downto 0);
7         G1 : in std_logic;
8         G2A : in std_logic;
9         G2B : in std_logic;
10        Y : out std_logic_vector(7 downto 0)
11    );
12 end entity Decoder;
13
14 architecture Behave of Decoder is
15 begin
16     process (A, G1, G2A, G2B)
17     begin
18         if G1 = '1' and G2A = '0' and G2B = '0' then
19             case A is
20                 when "000" =>
21                     Y <= "11111110";
22                 when "001" =>
23                     Y <= "11111101";
24                 when "010" =>
25                     Y <= "11111101";
26                 when "011" =>
27                     Y <= "11110111";
28                 when "100" =>
29                     Y <= "11101111";
30                 when "101" =>
31                     Y <= "11011111";
32                 when "110" =>
```

智能回答 · 1 互动 (0)

不知道如何使用? 点此查看帮助

2023211603

这段代码有错误吗

码上

这段代码有错误。

2023211603

错哪了

码上


这段代码有错误。

1. 在代码的端口声明中，存在一个非法字符“\*”。您应该将该字符替换为一个合法的标识符，例如“G3”。
2. 在process语句中，缺少了敏感信号列表。您应该在process语句中添加敏感信号列表，以指定当哪些信号发生变化时，该过程将被执行。在这种情况下，您应该添加A, G1, G2A, G2B作为敏感信号。
3. 在if语句中，使用了错误的比较运算符。您应该使用and而不是&来连接条件。
4. 在case语句中，缺少了默认情况。您应该在case语句的末尾添加一个when others子句，以处理未列出的所有可能值。
5. 在else语句中，缺少了对输出信号Y的赋值。您应该在else语句中添加一个赋值语句，以确保在所有其他情况下，输出信号Y都被赋予一个合适的值。

您可以尝试继续和码上聊聊天...

如需修改问题请点击左侧的重新提问按钮





编译成功。

代码如下：

library ieee;

use ieee.std\_logic\_1164.all;

entity Decoder is

port (

A : in std\_logic\_vector(2 downto 0);

G1 : in std\_logic;

G2A : in std\_logic;

G2B : in std\_logic;

Y : out std\_logic\_vector(7 downto 0)

);

end entity Decoder;

architecture Behave of Decoder is

begin

process (A, G1, G2A, G2B)

begin

if G1 = '1' and G2A = '0' and G2B = '0' then

```


case A is
  when "000" =>
    Y <= "11111110";
  when "001" =>
    Y <= "11111101";
  when "010" =>
    Y <= "11111011";
  when "011" =>
    Y <= "11110111";
  when "100" =>
    Y <= "11101111";
  when "101" =>
    Y <= "11011111";
  when "110" =>
    Y <= "10111111";
  when "111" =>
    Y <= "01111111";
end case;
else
  Y <= "11111111";
end if;
end process;
end architecture Behave;

```

代码解释：

Decoder 实体中定义了 3 位逻辑变量输入 A 和使能端输入 G1,G2A,G2B 以及 8 位逻辑向量输出 Y, Behave 中使用 if 和 case 语句，使得仅 G1 为高电平且 G2A, G2B 为低电平时器件才正常工作。

波形图：




上图中当 G1 为低电平或 G2 为高电平或 G3 为高电平时无效，输出 11111111。其他正常工作状态下，将 3 线输入转化进行输出。

## 实验五：表决器



完成代码后上传“码上”进行纠错。



编译成功。

代码如下：

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity Voter is
```

```
  port (
```

```
    A, B, C, D : in std_logic;
```

```
    Result      : out std_logic
```

```
);
end entity Voter;
```

architecture Behave of Voter is

```
begin
```

```
    process (A, B, C, D)
```

```
    begin
```

```
        if (A = '1' and B = '1' and C = '1') or
```

```
            (A = '1' and B = '1' and D = '1') or
```

```
            (A = '1' and C = '1' and D = '1') or
```

```
            (B = '1' and C = '1' and D = '1') or
```

```
            (A = '1' and B = '1' and C = '1' and D = '1') then
```

```
            Result <= '1';
```

```
        else
```

```
            Result <= '0';
```

```
        end if;
```


```
    end process;
```

```
end architecture Behave;
```

代码解释：

这段代码实现了一个表决器，它可以接收四个输入信号 **A**、**B**、**C** 和 **D**，并根据多数原则产生一个输出 **Result**。如果至少有三个输入为'1'，输出将为'1'；否则，输出为'0'。

波形图：



从波形图可以看出，当有 2 个以上输入为高电平时，输出为高电平，否则为低电平。

# 时序逻辑

## 实验一：序列检测器

完成代码后上传“码上”进行纠错。

The image shows the Quartus Prime IDE interface. On the left, the Project Navigator shows the hierarchy: Entity/Instance, Cyclone IV GX: EP4CGX150DF31I7, and Sequence\_Detector. The main editor displays the VHDL code for Sequence\_Detector.vhd. The code defines an entity with ports clk, RD, x, and Z, and an architecture Behave. The architecture includes a state\_type enumeration (S0, S1, S2, S3, S4, S5, S6, S7) and a process block that implements the state machine logic. The process block has a case statement for state transitions based on the input x and the current state. The output Z is set to '1' for states S0, S1, and S2, and '0' for all other states.

On the right, the '码上' (Code Up) AI assistant interface is visible. It shows a chat window with a message from the user: "根据我对您提供的代码的审查，我发现了一些可能的问题。首先，您的代码中存在一些语法错误，例如缺少分号和括号。其次，您的代码逻辑可能存在问..." and a response from the AI assistant: "以下是我对您的代码的修改建议：1. 在每个语句的末尾添加分号。2. 在需要的地方添加括号，以确保代码的正确执行顺序。3. 重新审查您的状态机逻辑，确保在所有情况下，Z的值都能正确地设置。如果您能提供更详细的代码和问题描述，我将能更准确地帮助您找出并修复代码中的错误。"

编译成功。

代码如下：

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity Sequence_Detector is
```

```

port (
    clk : in std_logic;
    RD   : in std_logic;
    x     : in std_logic;
    Z     : out std_logic
);
end entity Sequence_Detector;

architecture Behave of Sequence_Detector is
    type state_type is (S0, S1, S2, S3, S4, S5, S6, S7);
    signal state : state_type;
begin
    process (clk, RD)
    begin
        if RD = '0' then
            state <= S0;
            Z <= '0';
        elsif rising_edge(clk) then
            case state is
                when S0 =>
                    if x = '1' then
                        state <= S1;
                    else
                        state <= S0;
                    end if;
                    Z <= '0';

                when S1 =>
                    if x = '1' then
                        state <= S2;
                    else
                        state <= S0;
                    end if;
                    Z <= '0';

                when S2 =>
                    if x = '1' then
                        state <= S3;
                    else
                        state <= S0;
                    end if;
                    Z <= '0';

                when S3 =>

```

```
if x = '0' then
    state <= S4;
else
    state <= S3;
end if;
Z <= '0';
```

```
when S4 =>
    if x = '0' then
        state <= S5;
    else
        state <= S0;
    end if;
    Z <= '0';
```

```
when S5 =>
    if x = '1' then
        state <= S6;
    else
        state <= S0;
    end if;
    Z <= '0';
```

```
when S6 =>
    if x = '0' then
        state <= S7;
        Z <= '1';
    else
        state <= S2;
        Z <= '0';
    end if;
```

```
when S7 =>
    if x = '1' then
        state <= S0;
        Z <= '1';
    else
        state <= S0;
        Z <= '0';
    end if;
```

```
when others =>
    state <= S0;
    Z <= '0';
```

```

        end case;
    end if;
end process;
end architecture Behave;

```

代码解释：

port: 定义了 Sequence\_Detector 的接口。

clk: 输入端口，类型为 std\_logic，表示时钟信号。

RD: 输入端口，类型为 std\_logic，表示复位信号。


x: 输入端口，类型为 std\_logic，表示序列输入信号。

Z: 输出端口，类型为 std\_logic，表示检测到序列时的输出信号。


当复位信号 RD 为 '0' 时，将状态重置为初始状态 S0，并将输出 Z 置为 '0'。

当时钟信号上升沿发生且复位信号 RD 不为 '0' 时，根据当前状态和输入信号 x 来决定下一个状态。当输入出现连续的 1110010 时，输出 Z 为 1，否则为 0。


状态转移图：



波形图：



当 RD 一直处于高电平时，序列检测器正常工作，当检测到连续的 1110010 信号时，Z 将输出 1。



若保持上面的输入不变，在第一个 1110010 序列内插入低电平 RD 信号使状态复位，可以看到第一个序列后 Z 并没有变为高电平。

## 实验二：计数器

完成代码后上传“码上”进行纠错。

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity Counter is
6     port (
7         clk : in std_logic;
8         x : in std_logic;
9         Q : out std_logic_vector(3 downto 0);
10        c : out std_logic
11    );
12 end entity Counter;
13 architecture Behave of Counter is
14     signal QI : unsigned(3 downto 0);
15 begin
16     process (clk)
17     begin
18         if clk'event and clk='0' then
19             if x = '1' then
20                 QI <= QI + 1;
21             else
22                 QI <= QI - 1;
23             end if;
24         end if;
25
26         if x='1' then
27             if QI="1111" then
28                 c<='1';
29             else
30                 c<='0';
31             end if;
32         end if;
```

智能回答 · 1 互动 (0)

不知道如何使用? 点此查看帮助

知识点 求助

接下来, 根据控制信号x的值, 对输出信号c进行赋值。如果x为1, 当QI达到"1111"时, c被赋值为"1", 否则为"0"。如果x为0, 当QI达到"0000"时, c被赋值为"1", 否则为"0"。

最后, 将QI转换为std\_logic\_vector类型并赋值给输出信号Q。

**关键点拨**

1. 当x='0'时, 未对QI进行减1操作。
2. 当x='1'和x='0'时, 都对c进行了赋值操作。
3. 当x='1'时, 判断QI是否等于"1111", 当x='0'时, 判断QI是否等于"0000"。

**详细指导**

1. 在代码中, 当x='0'时, 没有对QI进行减1操作, 您应该添加一个else分支来处理这种情况。
2. 在代码中, 当x='1'和x='0'时, 都对c进行了赋值操作, 您应该将这两个if语句合并为一个, 以减少重复代码。
3. 在代码中, 当x='1'时, 判断QI是否等于"1111", 而当x='0'时, 判断QI是否等于"0000", 您应该将这两个判断条件合并为一个, 以减少重复代码。

**正确代码**

1 [正确代码]

您可以尝试提交和码上聊。

如要修改问题请点击左侧的重新提问按钮

Tasks

Compilation

Task

Compile Design

Analysis & Synthesis

Fitter (Place & Route)

Assembler (Generate programming file)

Timing Analysis

EDA Netlist Writer

Edit Settings

Program Device (Open Programmer)

Counter.vhd

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity Counter is
6     port (
7         clk : in std_logic;
8         rst : in std_logic;
9         x : in std_logic;
10        Q : out std_logic_vector(3 downto 0);
11        c : out std_logic
12    );
13 end entity Counter;
14
15 architecture Behave of Counter is
16     signal QI : unsigned(3 downto 0) := "0000";
17 begin
18     process (clk, rst)
19     begin
20         if rst = '1' then
21             QI <= "0000";
22         elsif clk'event and clk='0' then
23             if x = '1' then
24                 QI <= QI + 1;
25             else
26                 QI <= QI - 1;
27             end if;
28         end if;
29
30         if x='1' then
31             if QI="1111" then
32                 c<='1';
33             else
34                 c<='0';
35             end if;
36         end if;
37
38         if x='0' then
39             if QI="0000" then
40                 c<='1';
41             else
42                 c<='0';
43             end if;
44         end if;
45     end process;
46
47     Q <= std_logic_vector(QI);
48 end architecture Behave;
```

Compilation Report - Counter

267

268

编译成功。

代码如下：

```
library ieee;
```



```
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

```
entity Counter is
```

```
    port (
        clk : in std_logic;
        rst : in std_logic;
        x : in std_logic;
        Q : out std_logic_vector(3 downto 0);
        c : out std_logic
    );
```

```
end entity Counter;
```

```
architecture Behave of Counter is
```

```
    signal QI : unsigned(3 downto 0) := "0000";
```

```
begin
```

```
    process (clk, rst)
```

```
    begin
```

```
        if rst = '1' then
```

```
            QI <= "0000";
```

```
        elsif clk'event and clk='0' then
```

```
            if x = '1' then
```

```
                QI <= QI + 1;
```

```
            else
```

```
                QI <= QI - 1;
```

```
            end if;
```

```
        end if;
```

```
        if x='1' then
```

```
            if QI="1111" then
```

```
                c<='1';
```

```
            else
```

```
                c<='0';
```

```
            end if;
```

```
        end if;
```

```
        if x='0' then
```

```
            if QI="0000" then
```

```
                c<='1';
```

```
            else
```

```
                c<='0';
```

```
            end if;
```

```
        end if;
```

```
    end process;
```

```
Q <= std_logic_vector(QI);
```

```
end architecture Behave;
```


代码解释：在进程中，每当 clk 到达负边沿时进行一次计数，控制端 x 值为 1 时为加法计数，x 值为 0 时为减法计数。

若为加法计数，则 QI 到达 1111 时进位 c 输出 1，若为减法计数，则 QI 到达 0000 时输出 1，进程结束时将 QI 转化为逻辑向量 Q 输出。

rst=1 时计数器复位。


波形图：

加法（x=1）：



达到 1111 时产生进位，c 输出 1。

减法（x=0）：



达到 0000 时产生借位，c 输出 1。

### 实验三：8 位寄存器 74374

完成代码后上传“码上”进行纠错。

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Reg is
5   port (
6     D : in std_logic_vector(7 downto 0);
7     Q : out std_logic_vector(7 downto 0);
8     CLK : in std_logic;
9     OE : in std_logic
10  );
11 end entity Reg;
12
13 architecture Behave of Reg is
14   signal a : std_logic_vector(7 downto 0);
15 begin
16   process (CLK)
17   begin
18     if CLK'event and CLK = '1' then
19       if OE = '0' then
20         a <= D;
21       end if;
22     end if;
23   end process;
24   Q <= a when OE = '0' else (others => '1');
25 end architecture Behave;
```

智能回答 · 1 互动 (0)

2023211603

有错误吗

码上

根据您提供的代码和修改意见，我已经对代码进行了修正。修正后的代码如下：

```
always @(posedge CLK or negedge CLK) begin
    if (CLK) begin
        if (~OE) begin
            a <= D;
        end
    end else begin
        if (~OE) begin
            // 保持a的值不变
        end
    end
    Q <= a when OE = '0' else (others => '1');
end
```

这段代码已经修复了逻辑错误和语法错误。现在，当CLK的上升沿时，如果OE为'0'，则将D的值赋给a；当CLK的下降沿时，如果OE为'0'，则保持a的值不变。同时，Q的赋值语句也使用了正确的语法。

你可以尝试继续和码上聊聊...

如需修改问题请点击左侧的重新提问按钮

Task	
✓	Compile Design
✓	Analysis & Synthesis
✓	Fitter (Place & Route)
✓	Assembler (Generate program)
✓	Timing Analysis
✓	EDA Netlist Writer
	Edit Settings
	Program Device (Open Programmer)

Compilation Report - Reg

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity Reg is
5   port (
6     D : in std_logic_vector(7 downto 0);
7     Q : out std_logic_vector(7 downto 0);
8     CLK : in std_logic;
9     OE : in std_logic
10  );
11 end entity Reg;
12
13 architecture Behave of Reg is
14   signal a : std_logic_vector(7 downto 0);
15 begin
16   process (CLK)
17   begin
18     if CLK'event and CLK = '1' then
19       if OE = '0' then
20         a <= D;
21       end if;
22     end if;
23   end process;
24   Q <= a when OE = '0' else (others => '1');
25 end architecture Behave;
```

All

293000

Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning

Quartus Prime Full Compilation was successful. 0 errors, 14 warnings

编译成功。

代码如下：

```
library ieee;
```

```
use ieee.std_logic_1164.all;
```

```
entity Reg is
```

```
  port (
```

```

        D    : in std_logic_vector(7 downto 0);
        Q    : out std_logic_vector(7 downto 0);
        CLK  : in std_logic;
        OE   : in std_logic
    );
end entity Reg;

```

architecture Behave of Reg is

```

    signal a : std_logic_vector(7 downto 0);
begin
    process (CLK)
    begin
        if CLK'event and CLK = '1' then
            if OE = '0' then
                a <= D;
            end if;
        end if;
    end process;

    Q <= a when OE = '0' else (others => '1');
end architecture Behave;

```


代码解释：

声明了一个内部信号 **a**，用作寄存器的内部状态，与输出 **Q** 宽度相同。如果输出使能信号 **OE** 为低电平，则在时钟上升沿将输入 **D** 的数据赋值给内部信号 **a**。

输出 **Q** 在 **OE** 为'0'时与内部信号 **a** 相同，这意味着寄存器的数据被输出。

如果 **OE** 为高电平，则输出 **Q** 被设置为高阻抗状态，输出 **Q** 保持 1。

波形图：



当 **OE** 为低电平时，寄存器正常工作，**OE** 为高电平时，**Q** 输出高电平。