Classic Timing Analyzer report for count Fri May 11 14:16:19 2018 Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version --------------------- ; Table of Contents ; --------------------- 1. Legal Notice 2. Timing Analyzer Summary 3. Timing Analyzer Settings 4. Clock Settings Summary 5. Clock Setup: 'clk' 6. tsu 7. tco 8. th 9. Timing Analyzer Messages ---------------- ; Legal Notice ; ---------------- Copyright (C) 1991-2009 Altera Corporation Your use of Altera Corporation's design tools, logic functions and other software and tools, and its AMPP partner logic functions, and any output files from any of the foregoing (including device programming or simulation files), and any associated documentation or information are expressly subject to the terms and conditions of the Altera Program License Subscription Agreement, Altera MegaCore Function License Agreement, or other applicable license agreement, including, without limitation, that your use is for the sole purpose of programming logic devices manufactured by Altera and sold by Altera or its authorized distributors. Please refer to the applicable agreement for further details. +-------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Timing Analyzer Summary ; +------------------------------+-------+---------------+----------------------------------+-----------------+----------------+------------+----------+--------------+ ; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ; +------------------------------+-------+---------------+----------------------------------+-----------------+----------------+------------+----------+--------------+ ; Worst-case tsu ; N/A ; None ; 4.590 ns ; pause ; ff:tmp0|n0[3] ; -- ; clk ; 0 ; ; Worst-case tco ; N/A ; None ; 11.536 ns ; ff:tmp0|n0[1] ; ll[6] ; clk ; -- ; 0 ; ; Worst-case th ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[4] ; -- ; clk ; 0 ; ; Clock Setup: 'clk' ; N/A ; None ; 80.24 MHz ( period = 12.463 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n0[3] ; clk ; clk ; 0 ; ; Total number of failed paths ; ; ; ; ; ; ; ; 0 ; +------------------------------+-------+---------------+----------------------------------+-----------------+----------------+------------+----------+--------------+ +--------------------------------------------------------------------------------------------------------------------+ ; Timing Analyzer Settings ; +---------------------------------------------------------------------+--------------------+------+----+-------------+ ; Option ; Setting ; From ; To ; Entity Name ; +---------------------------------------------------------------------+--------------------+------+----+-------------+ ; Device Name ; EPM240T100C5 ; ; ; ; ; Timing Models ; Final ; ; ; ; ; Default hold multicycle ; Same as Multicycle ; ; ; ; ; Cut paths between unrelated clock domains ; On ; ; ; ; ; Cut off read during write signal paths ; On ; ; ; ; ; Cut off feedback from I/O pins ; On ; ; ; ; ; Report Combined Fast/Slow Timing ; Off ; ; ; ; ; Ignore Clock Settings ; Off ; ; ; ; ; Analyze latches as synchronous elements ; On ; ; ; ; ; Enable Recovery/Removal analysis ; Off ; ; ; ; ; Enable Clock Latency ; Off ; ; ; ; ; Use TimeQuest Timing Analyzer ; Off ; ; ; ; ; Minimum Core Junction Temperature ; 0 ; ; ; ; ; Maximum Core Junction Temperature ; 85 ; ; ; ; ; Number of source nodes to report per destination node ; 10 ; ; ; ; ; Number of destination nodes to report ; 10 ; ; ; ; ; Number of paths to report ; 200 ; ; ; ; ; Report Minimum Timing Checks ; Off ; ; ; ; ; Use Fast Timing Models ; Off ; ; ; ; ; Report IO Paths Separately ; Off ; ; ; ; ; Perform Multicorner Analysis ; Off ; ; ; ; ; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ; ; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ; ; Output I/O Timing Endpoint ; Near End ; ; ; ; +---------------------------------------------------------------------+--------------------+------+----+-------------+ +------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Clock Settings Summary ; +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+ ; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ; +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+ ; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ; +-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+ +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Clock Setup: 'clk' ; +-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+ ; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ; +-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+ ; N/A ; 80.24 MHz ( period = 12.463 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.754 ns ; ; N/A ; 80.24 MHz ( period = 12.463 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.754 ns ; ; N/A ; 80.24 MHz ( period = 12.463 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.754 ns ; ; N/A ; 81.12 MHz ( period = 12.327 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.618 ns ; ; N/A ; 81.12 MHz ( period = 12.327 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.618 ns ; ; N/A ; 81.12 MHz ( period = 12.327 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.618 ns ; ; N/A ; 81.90 MHz ( period = 12.210 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.501 ns ; ; N/A ; 81.90 MHz ( period = 12.210 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.501 ns ; ; N/A ; 81.90 MHz ( period = 12.210 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.501 ns ; ; N/A ; 82.10 MHz ( period = 12.180 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.471 ns ; ; N/A ; 82.10 MHz ( period = 12.180 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.471 ns ; ; N/A ; 82.10 MHz ( period = 12.180 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.471 ns ; ; N/A ; 82.62 MHz ( period = 12.103 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 11.394 ns ; ; N/A ; 82.95 MHz ( period = 12.056 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.347 ns ; ; N/A ; 82.95 MHz ( period = 12.056 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.347 ns ; ; N/A ; 82.95 MHz ( period = 12.056 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.347 ns ; ; N/A ; 83.01 MHz ( period = 12.047 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.338 ns ; ; N/A ; 83.01 MHz ( period = 12.047 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.338 ns ; ; N/A ; 83.01 MHz ( period = 12.047 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.338 ns ; ; N/A ; 83.56 MHz ( period = 11.967 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 11.258 ns ; ; N/A ; 84.35 MHz ( period = 11.855 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.146 ns ; ; N/A ; 84.35 MHz ( period = 11.855 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.146 ns ; ; N/A ; 84.35 MHz ( period = 11.855 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.146 ns ; ; N/A ; 84.39 MHz ( period = 11.850 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.141 ns ; ; N/A ; 84.39 MHz ( period = 11.850 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.141 ns ; ; N/A ; 84.39 MHz ( period = 11.850 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.141 ns ; ; N/A ; 84.39 MHz ( period = 11.850 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 11.141 ns ; ; N/A ; 84.44 MHz ( period = 11.843 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 11.134 ns ; ; N/A ; 84.44 MHz ( period = 11.843 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 11.134 ns ; ; N/A ; 84.44 MHz ( period = 11.843 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 11.134 ns ; ; N/A ; 84.60 MHz ( period = 11.820 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 11.111 ns ; ; N/A ; 84.67 MHz ( period = 11.810 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 11.101 ns ; ; N/A ; 84.67 MHz ( period = 11.810 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 11.101 ns ; ; N/A ; 84.67 MHz ( period = 11.810 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 11.101 ns ; ; N/A ; 85.50 MHz ( period = 11.696 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.987 ns ; ; N/A ; 85.57 MHz ( period = 11.687 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.978 ns ; ; N/A ; 85.60 MHz ( period = 11.682 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.973 ns ; ; N/A ; 85.60 MHz ( period = 11.682 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.973 ns ; ; N/A ; 85.60 MHz ( period = 11.682 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.973 ns ; ; N/A ; 85.66 MHz ( period = 11.674 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.965 ns ; ; N/A ; 85.66 MHz ( period = 11.674 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.965 ns ; ; N/A ; 85.66 MHz ( period = 11.674 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.965 ns ; ; N/A ; 85.77 MHz ( period = 11.659 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.950 ns ; ; N/A ; 85.77 MHz ( period = 11.659 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.950 ns ; ; N/A ; 85.77 MHz ( period = 11.659 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.950 ns ; ; N/A ; 86.53 MHz ( period = 11.557 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.848 ns ; ; N/A ; 86.53 MHz ( period = 11.557 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.848 ns ; ; N/A ; 86.53 MHz ( period = 11.557 ns ) ; ff:tmp0|cnt[6] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.848 ns ; ; N/A ; 86.75 MHz ( period = 11.527 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.818 ns ; ; N/A ; 86.75 MHz ( period = 11.527 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.818 ns ; ; N/A ; 86.75 MHz ( period = 11.527 ns ) ; ff:tmp0|cnt[5] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.818 ns ; ; N/A ; 86.99 MHz ( period = 11.495 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.786 ns ; ; N/A ; 87.03 MHz ( period = 11.490 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.781 ns ; ; N/A ; 87.09 MHz ( period = 11.483 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.774 ns ; ; N/A ; 87.70 MHz ( period = 11.403 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.694 ns ; ; N/A ; 87.70 MHz ( period = 11.403 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.694 ns ; ; N/A ; 87.70 MHz ( period = 11.403 ns ) ; ff:tmp0|cnt[11] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.694 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.73 MHz ( period = 11.399 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.690 ns ; ; N/A ; 87.77 MHz ( period = 11.394 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.685 ns ; ; N/A ; 87.77 MHz ( period = 11.394 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.685 ns ; ; N/A ; 87.77 MHz ( period = 11.394 ns ) ; ff:tmp0|cnt[7] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.685 ns ; ; N/A ; 87.91 MHz ( period = 11.375 ns ) ; ff:tmp0|cnt[9] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.666 ns ; ; N/A ; 87.91 MHz ( period = 11.375 ns ) ; ff:tmp0|cnt[9] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.666 ns ; ; N/A ; 87.91 MHz ( period = 11.375 ns ) ; ff:tmp0|cnt[9] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.666 ns ; ; N/A ; 88.32 MHz ( period = 11.322 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.613 ns ; ; N/A ; 88.44 MHz ( period = 11.307 ns ) ; ff:tmp0|cnt[10] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.598 ns ; ; N/A ; 88.44 MHz ( period = 11.307 ns ) ; ff:tmp0|cnt[10] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.598 ns ; ; N/A ; 88.44 MHz ( period = 11.307 ns ) ; ff:tmp0|cnt[10] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.598 ns ; ; N/A ; 88.50 MHz ( period = 11.299 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.590 ns ; ; N/A ; 88.86 MHz ( period = 11.254 ns ) ; ff:tmp0|cnt[8] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.545 ns ; ; N/A ; 88.86 MHz ( period = 11.254 ns ) ; ff:tmp0|cnt[8] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.545 ns ; ; N/A ; 88.86 MHz ( period = 11.254 ns ) ; ff:tmp0|cnt[8] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.545 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[31] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[26] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[27] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[28] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[29] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 88.95 MHz ( period = 11.242 ns ) ; ff:tmp0|cnt[15] ; ff:tmp0|cnt[30] ; clk ; clk ; None ; None ; 10.533 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.23 MHz ( period = 11.207 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.498 ns ; ; N/A ; 89.27 MHz ( period = 11.202 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.493 ns ; ; N/A ; 89.27 MHz ( period = 11.202 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.493 ns ; ; N/A ; 89.27 MHz ( period = 11.202 ns ) ; ff:tmp0|cnt[19] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.493 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.30 MHz ( period = 11.198 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.489 ns ; ; N/A ; 89.31 MHz ( period = 11.197 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.488 ns ; ; N/A ; 89.31 MHz ( period = 11.197 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.488 ns ; ; N/A ; 89.31 MHz ( period = 11.197 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.488 ns ; ; N/A ; 89.37 MHz ( period = 11.190 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.481 ns ; ; N/A ; 89.37 MHz ( period = 11.190 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.481 ns ; ; N/A ; 89.37 MHz ( period = 11.190 ns ) ; ff:tmp0|cnt[20] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.481 ns ; ; N/A ; 89.84 MHz ( period = 11.131 ns ) ; ff:tmp0|cnt[18] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.422 ns ; ; N/A ; 89.84 MHz ( period = 11.131 ns ) ; ff:tmp0|cnt[18] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.422 ns ; ; N/A ; 89.84 MHz ( period = 11.131 ns ) ; ff:tmp0|cnt[18] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.422 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.34 MHz ( period = 11.069 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.360 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[31] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[26] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[27] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[28] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[29] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|cnt[30] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[23] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.50 MHz ( period = 11.050 ns ) ; ff:tmp0|cnt[28] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.341 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[31] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[26] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[27] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[28] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[29] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.57 MHz ( period = 11.041 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|cnt[30] ; clk ; clk ; None ; None ; 10.332 ns ; ; N/A ; 90.67 MHz ( period = 11.029 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.320 ns ; ; N/A ; 90.67 MHz ( period = 11.029 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.320 ns ; ; N/A ; 90.67 MHz ( period = 11.029 ns ) ; ff:tmp0|cnt[13] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.320 ns ; ; N/A ; 90.79 MHz ( period = 11.015 ns ) ; ff:tmp0|cnt[9] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.306 ns ; ; N/A ; 90.86 MHz ( period = 11.006 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n1[0] ; clk ; clk ; None ; None ; 10.297 ns ; ; N/A ; 90.86 MHz ( period = 11.006 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n1[1] ; clk ; clk ; None ; None ; 10.297 ns ; ; N/A ; 90.86 MHz ( period = 11.006 ns ) ; ff:tmp0|cnt[12] ; ff:tmp0|n1[2] ; clk ; clk ; None ; None ; 10.297 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.02 MHz ( period = 10.986 ns ) ; ff:tmp0|cnt[25] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.277 ns ; ; N/A ; 91.17 MHz ( period = 10.968 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|n1[3] ; clk ; clk ; None ; None ; 10.259 ns ; ; N/A ; 91.35 MHz ( period = 10.947 ns ) ; ff:tmp0|cnt[10] ; ff:tmp0|n0[2] ; clk ; clk ; None ; None ; 10.238 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[24] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[22] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[21] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[20] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[23] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[24] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[25] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[17] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[16] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[18] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.56 MHz ( period = 10.922 ns ) ; ff:tmp0|cnt[14] ; ff:tmp0|cnt[19] ; clk ; clk ; None ; None ; 10.213 ns ; ; N/A ; 91.63 MHz ( period = 10.913 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|n0[0] ; clk ; clk ; None ; None ; 10.204 ns ; ; N/A ; 91.63 MHz ( period = 10.913 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|n0[1] ; clk ; clk ; None ; None ; 10.204 ns ; ; N/A ; 91.63 MHz ( period = 10.913 ns ) ; ff:tmp0|cnt[29] ; ff:tmp0|n0[3] ; clk ; clk ; None ; None ; 10.204 ns ; ; N/A ; 91.64 MHz ( period = 10.912 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[26] ; clk ; clk ; None ; None ; 10.203 ns ; ; N/A ; 91.64 MHz ( period = 10.912 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[27] ; clk ; clk ; None ; None ; 10.203 ns ; ; N/A ; 91.64 MHz ( period = 10.912 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[28] ; clk ; clk ; None ; None ; 10.203 ns ; ; N/A ; 91.64 MHz ( period = 10.912 ns ) ; ff:tmp0|cnt[16] ; ff:tmp0|cnt[29] ; clk ; clk ; None ; None ; 10.203 ns ; ; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ; +-----------------------------------------+-----------------------------------------------------+-----------------+-----------------+------------+----------+-----------------------------+---------------------------+-------------------------+ +------------------------------------------------------------------------+ ; tsu ; +-------+--------------+------------+-------+-----------------+----------+ ; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ; +-------+--------------+------------+-------+-----------------+----------+ ; N/A ; None ; 4.590 ns ; pause ; ff:tmp0|n0[0] ; clk ; ; N/A ; None ; 4.590 ns ; pause ; ff:tmp0|n0[1] ; clk ; ; N/A ; None ; 4.590 ns ; pause ; ff:tmp0|n0[3] ; clk ; ; N/A ; None ; 4.540 ns ; mode ; ff:tmp0|n0[0] ; clk ; ; N/A ; None ; 4.540 ns ; mode ; ff:tmp0|n0[1] ; clk ; ; N/A ; None ; 4.540 ns ; mode ; ff:tmp0|n0[3] ; clk ; ; N/A ; None ; 4.230 ns ; pause ; ff:tmp0|n0[2] ; clk ; ; N/A ; None ; 4.180 ns ; mode ; ff:tmp0|n0[2] ; clk ; ; N/A ; None ; 3.937 ns ; pause ; ff:tmp0|n1[0] ; clk ; ; N/A ; None ; 3.937 ns ; pause ; ff:tmp0|n1[1] ; clk ; ; N/A ; None ; 3.937 ns ; pause ; ff:tmp0|n1[2] ; clk ; ; N/A ; None ; 3.887 ns ; mode ; ff:tmp0|n1[0] ; clk ; ; N/A ; None ; 3.887 ns ; mode ; ff:tmp0|n1[1] ; clk ; ; N/A ; None ; 3.887 ns ; mode ; ff:tmp0|n1[2] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[31] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[26] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[27] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[28] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[29] ; clk ; ; N/A ; None ; 3.813 ns ; mode ; ff:tmp0|cnt[30] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[22] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[21] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[20] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[23] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[24] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[25] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[17] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[16] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[18] ; clk ; ; N/A ; None ; 3.803 ns ; mode ; ff:tmp0|cnt[19] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[31] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[26] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[27] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[28] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[29] ; clk ; ; N/A ; None ; 3.704 ns ; pause ; ff:tmp0|cnt[30] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[22] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[21] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[20] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[23] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[24] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[25] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[17] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[16] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[18] ; clk ; ; N/A ; None ; 3.694 ns ; pause ; ff:tmp0|cnt[19] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[8] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[7] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[6] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[9] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[10] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[12] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[11] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[13] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[14] ; clk ; ; N/A ; None ; 3.241 ns ; mode ; ff:tmp0|cnt[15] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[8] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[7] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[6] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[9] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[10] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[12] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[11] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[13] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[14] ; clk ; ; N/A ; None ; 3.132 ns ; pause ; ff:tmp0|cnt[15] ; clk ; ; N/A ; None ; 3.095 ns ; pause ; ff:tmp0|n1[3] ; clk ; ; N/A ; None ; 3.045 ns ; mode ; ff:tmp0|n1[3] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[5] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[0] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[1] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[2] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[3] ; clk ; ; N/A ; None ; 2.852 ns ; mode ; ff:tmp0|cnt[4] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[5] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[0] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[1] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[2] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[3] ; clk ; ; N/A ; None ; 2.743 ns ; pause ; ff:tmp0|cnt[4] ; clk ; +-------+--------------+------------+-------+-----------------+----------+ +------------------------------------------------------------------------+ ; tco ; +-------+--------------+------------+---------------+-------+------------+ ; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ; +-------+--------------+------------+---------------+-------+------------+ ; N/A ; None ; 11.536 ns ; ff:tmp0|n0[1] ; ll[6] ; clk ; ; N/A ; None ; 11.420 ns ; ff:tmp0|n0[2] ; ll[6] ; clk ; ; N/A ; None ; 11.128 ns ; ff:tmp0|n0[0] ; ll[6] ; clk ; ; N/A ; None ; 10.991 ns ; ff:tmp0|n1[2] ; hh[2] ; clk ; ; N/A ; None ; 10.952 ns ; ff:tmp0|n1[2] ; hh[3] ; clk ; ; N/A ; None ; 10.828 ns ; ff:tmp0|n1[1] ; hh[2] ; clk ; ; N/A ; None ; 10.799 ns ; ff:tmp0|n0[3] ; ll[6] ; clk ; ; N/A ; None ; 10.787 ns ; ff:tmp0|n1[1] ; hh[3] ; clk ; ; N/A ; None ; 10.696 ns ; ff:tmp0|n1[0] ; hh[2] ; clk ; ; N/A ; None ; 10.676 ns ; ff:tmp0|n1[0] ; hh[3] ; clk ; ; N/A ; None ; 10.412 ns ; ff:tmp0|n0[2] ; ll[1] ; clk ; ; N/A ; None ; 10.205 ns ; ff:tmp0|n1[3] ; hh[2] ; clk ; ; N/A ; None ; 10.185 ns ; ff:tmp0|n1[3] ; hh[3] ; clk ; ; N/A ; None ; 10.156 ns ; ff:tmp0|n0[1] ; ll[1] ; clk ; ; N/A ; None ; 10.120 ns ; ff:tmp0|n0[3] ; ll[1] ; clk ; ; N/A ; None ; 10.113 ns ; ff:tmp0|n1[0] ; hh[5] ; clk ; ; N/A ; None ; 10.110 ns ; ff:tmp0|n1[0] ; hh[6] ; clk ; ; N/A ; None ; 10.110 ns ; ff:tmp0|n1[0] ; hh[4] ; clk ; ; N/A ; None ; 10.077 ns ; ff:tmp0|n0[0] ; ll[1] ; clk ; ; N/A ; None ; 9.948 ns ; ff:tmp0|n1[3] ; hh[4] ; clk ; ; N/A ; None ; 9.947 ns ; ff:tmp0|n1[3] ; hh[5] ; clk ; ; N/A ; None ; 9.944 ns ; ff:tmp0|n1[3] ; hh[6] ; clk ; ; N/A ; None ; 9.890 ns ; ff:tmp0|n1[1] ; hh[4] ; clk ; ; N/A ; None ; 9.889 ns ; ff:tmp0|n1[1] ; hh[5] ; clk ; ; N/A ; None ; 9.885 ns ; ff:tmp0|n0[2] ; ll[3] ; clk ; ; N/A ; None ; 9.884 ns ; ff:tmp0|n1[1] ; hh[6] ; clk ; ; N/A ; None ; 9.876 ns ; ff:tmp0|n1[1] ; hh[1] ; clk ; ; N/A ; None ; 9.868 ns ; ff:tmp0|n0[2] ; ll[2] ; clk ; ; N/A ; None ; 9.861 ns ; ff:tmp0|n0[2] ; ll[4] ; clk ; ; N/A ; None ; 9.800 ns ; ff:tmp0|n0[2] ; ll[0] ; clk ; ; N/A ; None ; 9.795 ns ; ff:tmp0|n1[2] ; hh[1] ; clk ; ; N/A ; None ; 9.687 ns ; ff:tmp0|n1[1] ; hh[0] ; clk ; ; N/A ; None ; 9.655 ns ; ff:tmp0|n1[0] ; hh[1] ; clk ; ; N/A ; None ; 9.633 ns ; ff:tmp0|n0[1] ; ll[3] ; clk ; ; N/A ; None ; 9.623 ns ; ff:tmp0|n0[1] ; ll[4] ; clk ; ; N/A ; None ; 9.608 ns ; ff:tmp0|n0[1] ; ll[2] ; clk ; ; N/A ; None ; 9.606 ns ; ff:tmp0|n1[2] ; hh[0] ; clk ; ; N/A ; None ; 9.596 ns ; ff:tmp0|n0[3] ; ll[3] ; clk ; ; N/A ; None ; 9.587 ns ; ff:tmp0|n0[3] ; ll[4] ; clk ; ; N/A ; None ; 9.570 ns ; ff:tmp0|n0[1] ; ll[0] ; clk ; ; N/A ; None ; 9.569 ns ; ff:tmp0|n0[3] ; ll[2] ; clk ; ; N/A ; None ; 9.564 ns ; ff:tmp0|n0[3] ; ll[5] ; clk ; ; N/A ; None ; 9.550 ns ; ff:tmp0|n0[0] ; ll[3] ; clk ; ; N/A ; None ; 9.534 ns ; ff:tmp0|n0[0] ; ll[2] ; clk ; ; N/A ; None ; 9.534 ns ; ff:tmp0|n0[3] ; ll[0] ; clk ; ; N/A ; None ; 9.525 ns ; ff:tmp0|n0[0] ; ll[4] ; clk ; ; N/A ; None ; 9.473 ns ; ff:tmp0|n1[0] ; hh[0] ; clk ; ; N/A ; None ; 9.468 ns ; ff:tmp0|n0[0] ; ll[0] ; clk ; ; N/A ; None ; 9.367 ns ; ff:tmp0|n0[1] ; ll[5] ; clk ; ; N/A ; None ; 9.303 ns ; ff:tmp0|n0[1] ; n0[1] ; clk ; ; N/A ; None ; 9.279 ns ; ff:tmp0|n0[2] ; ll[5] ; clk ; ; N/A ; None ; 9.130 ns ; ff:tmp0|n0[0] ; ll[5] ; clk ; ; N/A ; None ; 9.110 ns ; ff:tmp0|n1[3] ; hh[1] ; clk ; ; N/A ; None ; 9.103 ns ; ff:tmp0|n1[3] ; n1[3] ; clk ; ; N/A ; None ; 8.925 ns ; ff:tmp0|n1[3] ; hh[0] ; clk ; ; N/A ; None ; 8.911 ns ; ff:tmp0|n1[2] ; hh[4] ; clk ; ; N/A ; None ; 8.910 ns ; ff:tmp0|n1[2] ; hh[5] ; clk ; ; N/A ; None ; 8.904 ns ; ff:tmp0|n1[2] ; hh[6] ; clk ; ; N/A ; None ; 8.824 ns ; ff:tmp0|n0[2] ; n0[2] ; clk ; ; N/A ; None ; 8.748 ns ; ff:tmp0|n1[0] ; n1[0] ; clk ; ; N/A ; None ; 8.733 ns ; ff:tmp0|n1[1] ; n1[1] ; clk ; ; N/A ; None ; 8.647 ns ; ff:tmp0|n0[3] ; n0[3] ; clk ; ; N/A ; None ; 8.152 ns ; ff:tmp0|n0[0] ; n0[0] ; clk ; ; N/A ; None ; 8.107 ns ; ff:tmp0|n1[2] ; n1[2] ; clk ; +-------+--------------+------------+---------------+-------+------------+ +------------------------------------------------------------------------------+ ; th ; +---------------+-------------+-----------+-------+-----------------+----------+ ; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ; +---------------+-------------+-----------+-------+-----------------+----------+ ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[5] ; clk ; ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[0] ; clk ; ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[1] ; clk ; ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[2] ; clk ; ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[3] ; clk ; ; N/A ; None ; -2.189 ns ; pause ; ff:tmp0|cnt[4] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[5] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[0] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[1] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[2] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[3] ; clk ; ; N/A ; None ; -2.298 ns ; mode ; ff:tmp0|cnt[4] ; clk ; ; N/A ; None ; -2.491 ns ; mode ; ff:tmp0|n1[3] ; clk ; ; N/A ; None ; -2.541 ns ; pause ; ff:tmp0|n1[3] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[8] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[7] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[6] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[9] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[10] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[12] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[11] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[13] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[14] ; clk ; ; N/A ; None ; -2.578 ns ; pause ; ff:tmp0|cnt[15] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[8] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[7] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[6] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[9] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[10] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[12] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[11] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[13] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[14] ; clk ; ; N/A ; None ; -2.687 ns ; mode ; ff:tmp0|cnt[15] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[22] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[21] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[20] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[23] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[24] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[25] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[17] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[16] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[18] ; clk ; ; N/A ; None ; -3.140 ns ; pause ; ff:tmp0|cnt[19] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[31] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[26] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[27] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[28] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[29] ; clk ; ; N/A ; None ; -3.150 ns ; pause ; ff:tmp0|cnt[30] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[22] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[21] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[20] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[23] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[24] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[25] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[17] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[16] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[18] ; clk ; ; N/A ; None ; -3.249 ns ; mode ; ff:tmp0|cnt[19] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[31] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[26] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[27] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[28] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[29] ; clk ; ; N/A ; None ; -3.259 ns ; mode ; ff:tmp0|cnt[30] ; clk ; ; N/A ; None ; -3.333 ns ; mode ; ff:tmp0|n1[0] ; clk ; ; N/A ; None ; -3.333 ns ; mode ; ff:tmp0|n1[1] ; clk ; ; N/A ; None ; -3.333 ns ; mode ; ff:tmp0|n1[2] ; clk ; ; N/A ; None ; -3.383 ns ; pause ; ff:tmp0|n1[0] ; clk ; ; N/A ; None ; -3.383 ns ; pause ; ff:tmp0|n1[1] ; clk ; ; N/A ; None ; -3.383 ns ; pause ; ff:tmp0|n1[2] ; clk ; ; N/A ; None ; -3.626 ns ; mode ; ff:tmp0|n0[2] ; clk ; ; N/A ; None ; -3.676 ns ; pause ; ff:tmp0|n0[2] ; clk ; ; N/A ; None ; -3.986 ns ; mode ; ff:tmp0|n0[0] ; clk ; ; N/A ; None ; -3.986 ns ; mode ; ff:tmp0|n0[1] ; clk ; ; N/A ; None ; -3.986 ns ; mode ; ff:tmp0|n0[3] ; clk ; ; N/A ; None ; -4.036 ns ; pause ; ff:tmp0|n0[0] ; clk ; ; N/A ; None ; -4.036 ns ; pause ; ff:tmp0|n0[1] ; clk ; ; N/A ; None ; -4.036 ns ; pause ; ff:tmp0|n0[3] ; clk ; +---------------+-------------+-----------+-------+-----------------+----------+ +--------------------------+ ; Timing Analyzer Messages ; +--------------------------+ Info: ******************************************************************* Info: Running Quartus II Classic Timing Analyzer Info: Version 9.0 Build 132 02/25/2009 SJ Full Version Info: Processing started: Fri May 11 14:16:19 2018 Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off count -c count Info: Only one processor detected - disabling parallel compilation Info: Started post-fitting delay annotation Info: Delay annotation completed successfully Warning: Found pins functioning as undefined clocks and/or memory enables Info: Assuming node "clk" is an undefined clock Info: Clock "clk" has Internal fmax of 80.24 MHz between source register "ff:tmp0|cnt[16]" and destination register "ff:tmp0|n0[0]" (period= 12.463 ns) Info: + Longest register to register delay is 11.754 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X5_Y1_N0; Fanout = 5; REG Node = 'ff:tmp0|cnt[16]' Info: 2: + IC(3.150 ns) + CELL(0.914 ns) = 4.064 ns; Loc. = LC_X4_Y2_N9; Fanout = 1; COMB Node = 'ff:tmp0|Equal0~9' Info: 3: + IC(1.713 ns) + CELL(0.511 ns) = 6.288 ns; Loc. = LC_X3_Y1_N0; Fanout = 1; COMB Node = 'ff:tmp0|Equal0~10' Info: 4: + IC(1.885 ns) + CELL(0.511 ns) = 8.684 ns; Loc. = LC_X3_Y2_N7; Fanout = 6; COMB Node = 'ff:tmp0|n0[0]~8' Info: 5: + IC(1.827 ns) + CELL(1.243 ns) = 11.754 ns; Loc. = LC_X2_Y3_N7; Fanout = 13; REG Node = 'ff:tmp0|n0[0]' Info: Total cell delay = 3.179 ns ( 27.05 % ) Info: Total interconnect delay = 8.575 ns ( 72.95 % ) Info: - Smallest clock skew is 0.000 ns Info: + Shortest clock path from clock "clk" to destination register is 3.348 ns Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 40; CLK Node = 'clk' Info: 2: + IC(1.267 ns) + CELL(0.918 ns) = 3.348 ns; Loc. = LC_X2_Y3_N7; Fanout = 13; REG Node = 'ff:tmp0|n0[0]' Info: Total cell delay = 2.081 ns ( 62.16 % ) Info: Total interconnect delay = 1.267 ns ( 37.84 % ) Info: - Longest clock path from clock "clk" to source register is 3.348 ns Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 40; CLK Node = 'clk' Info: 2: + IC(1.267 ns) + CELL(0.918 ns) = 3.348 ns; Loc. = LC_X5_Y1_N0; Fanout = 5; REG Node = 'ff:tmp0|cnt[16]' Info: Total cell delay = 2.081 ns ( 62.16 % ) Info: Total interconnect delay = 1.267 ns ( 37.84 % ) Info: + Micro clock to output delay of source is 0.376 ns Info: + Micro setup delay of destination is 0.333 ns Info: tsu for register "ff:tmp0|n0[0]" (data pin = "pause", clock pin = "clk") is 4.590 ns Info: + Longest pin to register delay is 7.605 ns Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 2; PIN Node = 'pause' Info: 2: + IC(2.489 ns) + CELL(0.914 ns) = 4.535 ns; Loc. = LC_X3_Y2_N7; Fanout = 6; COMB Node = 'ff:tmp0|n0[0]~8' Info: 3: + IC(1.827 ns) + CELL(1.243 ns) = 7.605 ns; Loc. = LC_X2_Y3_N7; Fanout = 13; REG Node = 'ff:tmp0|n0[0]' Info: Total cell delay = 3.289 ns ( 43.25 % ) Info: Total interconnect delay = 4.316 ns ( 56.75 % ) Info: + Micro setup delay of destination is 0.333 ns Info: - Shortest clock path from clock "clk" to destination register is 3.348 ns Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 40; CLK Node = 'clk' Info: 2: + IC(1.267 ns) + CELL(0.918 ns) = 3.348 ns; Loc. = LC_X2_Y3_N7; Fanout = 13; REG Node = 'ff:tmp0|n0[0]' Info: Total cell delay = 2.081 ns ( 62.16 % ) Info: Total interconnect delay = 1.267 ns ( 37.84 % ) Info: tco from clock "clk" to destination pin "ll[6]" through register "ff:tmp0|n0[1]" is 11.536 ns Info: + Longest clock path from clock "clk" to source register is 3.348 ns Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 40; CLK Node = 'clk' Info: 2: + IC(1.267 ns) + CELL(0.918 ns) = 3.348 ns; Loc. = LC_X2_Y3_N2; Fanout = 12; REG Node = 'ff:tmp0|n0[1]' Info: Total cell delay = 2.081 ns ( 62.16 % ) Info: Total interconnect delay = 1.267 ns ( 37.84 % ) Info: + Micro clock to output delay of source is 0.376 ns Info: + Longest register to pin delay is 7.812 ns Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y3_N2; Fanout = 12; REG Node = 'ff:tmp0|n0[1]' Info: 2: + IC(2.046 ns) + CELL(0.914 ns) = 2.960 ns; Loc. = LC_X3_Y2_N3; Fanout = 1; COMB Node = 'digit_7:tmp1|Mux0~0' Info: 3: + IC(2.530 ns) + CELL(2.322 ns) = 7.812 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'll[6]' Info: Total cell delay = 3.236 ns ( 41.42 % ) Info: Total interconnect delay = 4.576 ns ( 58.58 % ) Info: th for register "ff:tmp0|cnt[5]" (data pin = "pause", clock pin = "clk") is -2.189 ns Info: + Longest clock path from clock "clk" to destination register is 3.348 ns Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_12; Fanout = 40; CLK Node = 'clk' Info: 2: + IC(1.267 ns) + CELL(0.918 ns) = 3.348 ns; Loc. = LC_X3_Y1_N9; Fanout = 3; REG Node = 'ff:tmp0|cnt[5]' Info: Total cell delay = 2.081 ns ( 62.16 % ) Info: Total interconnect delay = 1.267 ns ( 37.84 % ) Info: + Micro hold delay of destination is 0.221 ns Info: - Shortest pin to register delay is 5.758 ns Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 2; PIN Node = 'pause' Info: 2: + IC(2.494 ns) + CELL(0.200 ns) = 3.826 ns; Loc. = LC_X3_Y1_N3; Fanout = 32; COMB Node = 'ff:tmp0|cnt[0]~128' Info: 3: + IC(0.689 ns) + CELL(1.243 ns) = 5.758 ns; Loc. = LC_X3_Y1_N9; Fanout = 3; REG Node = 'ff:tmp0|cnt[5]' Info: Total cell delay = 2.575 ns ( 44.72 % ) Info: Total interconnect delay = 3.183 ns ( 55.28 % ) Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning Info: Peak virtual memory: 231 megabytes Info: Processing ended: Fri May 11 14:16:19 2018 Info: Elapsed time: 00:00:00 Info: Total CPU time (on all processors): 00:00:00