io_cell1.core_in io_cell1.core_out io_cell1.clk io_cell1.core_in[17:0] io_cell1.core_out[2:0] io_cell1.clk io_cell1.core_in[35:18] io_cell1.core_out[5:3] io_cell1.clk

io_cell2.core_in io_cell2.core_out io_cell2.clk io_cell2.core_in[17:0] io_cell2.core_out[2:0] io_cell2.clk io_cell2.core_in[35:18] io_cell2.core_out[5:3] io_cell2.clk

io_cell3.core_in io_cell3.core_out io_cell3.clk io_cell3.core_in[17:0] io_cell3.core_out[2:0] io_cell3.clk io_cell3.core_in[35:18] io_cell3.core_out[5:3] io_cell3.clk

io_cell4.core_in io_cell4.core_out io_cell4.clk io_cell4.core_in[17:0] io_cell4.core_out[2:0] io_cell4.clk io_cell4.core_in[35:18] io_cell4.core_out[5:3] io_cell4.clk

LAB.data_in[59:30] LAB.control_in[2:0] LAB.data_out[19:0] LAB.clk LAB.data_in[29:0] LAB.control_in[4:3] LAB.data_out[39:20] LAB.clk LAB.data_in LAB.control_in LAB.data_out LAB.clk LAB.cin LAB.cout

LABMLAB.data_in[59:30] LABMLAB.control_in[2:0] LABMLAB.data_out[19:0] LABMLAB.clk LABMLAB.data_in[29:0] LABMLAB.control_in[4:3] LABMLAB.data_out[39:20] LABMLAB.clk LABMLAB.data_in LABMLAB.control_in LABMLAB.data_out LABMLAB.clk LABMLAB.cin LABMLAB.cout

PLL.core_in[19:0] PLL.core_out[17:0] PLL.clk PLL.core_in[39:20] PLL.core_out[35:18] PLL.clk PLL.core_in PLL.core_out PLL.clk

clock_div.inclk clock_div.clock_div_out clock_div.inclk clock_div.clock_div_out clock_div.inclk clock_div.clock_div_out clock_div.inclk clock_div.clock_div_out

clock_gate.inclk clock_gate.enable clock_gate.outclk clock_gate.inclk clock_gate.enable clock_gate.outclk clock_gate.inclk clock_gate.enable clock_gate.outclk clock_gate.inclk clock_gate.enable clock_gate.outclk

OCT.core_in[4:0] OCT.core_out[35:18] OCT.clk OCT.core_in[9:5] OCT.core_out[17:0] OCT.clk OCT.core_in OCT.core_out OCT.clk

DSP.dspin[119:0] DSP.clk DSP.result[36:0] DSP.dftout DSP.dspin[239:120] DSP.clk DSP.result[73:37] DSP.dftout DSP.dspin DSP.chainin DSP.scanin DSP.clk DSP.result DSP.dftout DSP.chainout DSP.scanout

M20K.data_addr_control_in[59:0] M20K.control_out[0] M20K.data_out[19:0] M20K.clk_in M20K.data_addr_control_in[119:60] M20K.control_out[1] M20K.data_out[39:20] M20K.clk_in M20K.data_addr_control_in M20K.control_out M20K.data_out M20K.clk_in

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

261e-12 261e-12 261e-12 261e-12 261e-12 261e-12 193e-12 193e-12 193e-12 193e-12 193e-12 193e-12